トップ 差分 一覧 Farm ソース 検索 ヘルプ PDF RSS ログイン

Diary/2009-9-13

一言メモ

  • ...日が悪い.帰る. (Sun Sep 13 22:14:28 2009)
  • VerilogとVHDL混在のソースをシミュレーションしようとしたら,# XE version supports only a single HDL とか言われて失敗. (Sun Sep 13 21:49:22 2009)
  • VHDLやVerilogにvolatileが欲しいです... (Sun Sep 13 21:00:11 2009)
  • エラーメッセージからエラーが推測しづらい.... (Sun Sep 13 19:07:46 2009)
  • Verilogだとコード書く速度が1/4くらいになる.記述量がVHDLの1/2程度ですみので,全体的に1/2くらい辛い. (Sun Sep 13 17:42:10 2009)
  • 小田原,近っ (Sun Sep 13 16:58:09 2009)
  • やっぱり,左目,腫れてるなあ...なんだか辛い. (Sun Sep 13 16:11:04 2009)
  • ホワイトボード,超便利♪左右に壁がある分,ちょっと暑い気もするけど. (Sun Sep 13 16:07:44 2009)
  • 休日なので,ゆっくり半田づけとか. (Sun Sep 13 16:06:51 2009)
  • 最近BlueToothなヘッドフォンばかりだったけど,久しぶりにちゃんとしたヘッドフォンをつけてみたら音が全然違ってびっくり.あたりまえの話だけど... (Sun Sep 13 14:27:52 2009)
  • 大学.休日なのに先客がいる. (Sun Sep 13 14:21:22 2009)